

(11)Publication number:

59-139660

(43) Date of publication of application: 10.08.1984

(51)Int.CI.

H01L 23/48

(21)Application number: **58-012714**

(71)Applicant: HITACHI LTD

(22)Date of filing:

31.01.1983


(72)Inventor: MATSUBARA TOSHIAKI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To enable to eliminate the unsatisfactory contact between wires of the titled device by a method wherein the angle between the adjoining wires is equalized by making intervals of pads on a chip larger as they approach the corner along the side of the chip, thereby enabling to maintain the intervals of the wires to be required.

CONSTITUTION: The tip of a lead 3 is arranged on the straight line radially extended in the same angle from the center 0 of the chip in such a manner that pattern density will be made uniform, and the above is formed into L1=A2=L3=L4. Also, on the side of the chip, the chip center 0, a pad 2 and the tip of the lead 3 are alined on a straight line by arranging a bonding pad on the straight line which is radially extended from the chip center with the equal angle, thereby enabling to make the wire inerval d almost same distance. In this case, the above is turned to 11>12>...>14, and the pad interval can be made larger as going nearer to the circumference of the chip. A sufficient interval of wires can be obtained at the corner part of the chip, too, thereby enabling to prevent the contact between the wires.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(3) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—139660

Int. Cl.³
H 01 L 23/48

識別記号

庁内整理番号 6819-5F 砂公開 昭和59年(1984)8月10日

発明の数 1 審査請求 未請求

(全 4 頁)

网半導体装置

创特

顧 昭58-12714

@出 願 昭58(1983) 1 月31日

⑫発 明 者 松原俊明

高崎市西横手町111番地株式会

社日立製作所高崎工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 髙橋明夫

外1名

明 机 集

・発明の名称 半導体装置

特許請求の範囲

1. 一主面上の周囲に複数の電極端子が配置された半導体チップと、チップの外周に沿って配置された複数の外部リードと、該電極端子と外部リードとを電気的に接続する金属ワイヤとを有する半導体装置であって前配電極端子のそれぞれはチップの中心とそれら電極端子に対応する外部リードとの線上に配置されていることを特徴とする半導体装置。

2. 互いに隣り合う電極端子の間隔が、チップの 隅部に至るに従って大きくなっていることを特徴 とする特許請求の範囲第1項記載の半導体装置。 発明の詳細な説明

(技術分野)

本発明は半導体装置におけるワイヤ接触防止技術に関する。

(背景技術)

半導体集積回路装置(IC,LSI)において

は、第1図に示すように四角形の半導体チップ1の四辺にそって「ポンディングパッド」と呼ばれる電極端子2が多数配置され、このチップ1はタブリード5によって支持されるタブ6上に固定されるとともにチップ1の外側の同じ平面上に複数のリード(ピン)3が配置され、各電極端子2と対向するリード3との間を細い金属ワイヤイでポンディング(接続)した状態で同図一点鎖額で示すように樹脂モールド對止又はセラミックパッケージ對止した構造を有する。

ところで、半導体装置が、例えば大容景論理回路装置(通常ゲートアレイと称せられる)のように高集積化、大容量化に伴って入出力ピン(リード)数が極めて多く(例えば106ピン)なってくると、ワイヤ間が狭くなって隣り合うワイヤどうしが、レジンモールド時などに接触してショート不良をおこしやすいことが本願発明者によって明らかとされた。特に、ワイヤ間ショートはチップ四隅部分においておこりやすいことがわかった。これは高集積化に伴い、半導体素子が形成される

倒域が小さくなりチップサイズが小さくなる一方、ポンディングパッド数は、増加しパッド間のスペーシングが小さくなることによるが、このことを以下、本発明者により提案された従来のレイアウト技術を用いて具体的に説明する。

このような場合、第2図中、一点鎖線で囲まれ、 たチップ隅部Aにおいてワイヤ4間の距離がチップの中央部にくらべせまくなり、この部分でショート不良が発生しやすい。

また第 3 図に示す如く等間隔(θ , = θ , = \cdots \cdots θ ,) で配設されたポンディングパッドとチッ

間の角度を等しくしもって必要とするワイヤ間隔 を保ったものである。

(寒 施 例)

第4図は本発明による半導体装置におけるボンディングワイヤ用パッドの配置の原理的構成を示す。

(発明の目的)

本発明は上記した点にかんがみてチップにおけるパッド配偶に改良を加えたものであり、その目的とするところは多数ピンを有する半導体装置において、ワイヤ間接触不良をなくし、歩留りを高めることにある。

(発明の概要)

上記目的を達成するための手段として、本発明は隣り合うワイヤが互いに接触することのない必要にして充分な間隔を保つようにチップ上のパッドの間隔を規定したもので例えばチップ上のパッドはチップの辺にそってコーナに至るに従ってその間隔を大きくすることによって瞬り合うワイヤ

(効果)

所開昭59-139660(3)

ボンディングパッドおよびリードが配設されるので、リード・パッドおよびワイヤそれぞれが密集することなく均等に配置されパッド配置にむだなスペースをとることなく多数のピン数に対応し得るパッド数を配置し、組立不良率を低減しワイヤ 短絡ポテンシャルの低波が可能となった。

〔利用分野〕

本発明はゲートアレーI C のようにチップサイ ズ当りポンディングワイヤ数の多い半導体製品全 般に適用できる。特にトランスファモールドによ って封止する樹脂封止型半導体装置に極めて有効 である。

図面の簡単な説明

第1 図は多数ピンを有する半導体装置における ワイヤポンディングの形態を示す平面図である。

第2図はワイヤ間接触が起きやすいポンディングパットの配償を説明するための拡大平面図である。

第3図は同じくワイヤ間接触が起きやすいポン ディングパッド配盤を示す拡大平面図である。 第4図は本発明による半導体装置におけるワイヤボンディングの原理的構成を示す拡大平面図である。

第5図は本発明による半導体装置の具体例を示す拡大平面図である。

1 …半導体チップ、2 …パッド、3 …リード (ピン)、4 …ワイヤ、5 …タブリード、6 …タ ブ。

代型人 弁理士 高 橋 明



